読者です 読者をやめる 読者になる 読者になる

SKY NOTE

skymouseが思った事考えた事を記したもの

2021年、ムーアの法則が崩れた後について考えてみる。

2021年、今から5年後にムーアの法則は崩れると言う。プロセスルールは、現在の10nmから7nmとなり、集積度は、今よりも2倍となるが、5nm付近になると原子1個(およそ0.1nm)の大きさが影響を与えてくる。配線が細すぎて抵抗で電子が影響を受けたり、物理学上の不確定性原理の影響を受けるなどして限界を迎えるとの事。(微細化は7nmが限界)

つまり、半導体の平面方向の集積は、あと2倍程度が物理的な限界だということだ。現在、10nmで8GbitのDRAMが出来ているので、7nmだと16Gbitが限界となるわけだ。これからは、平面方向ではなく、回路を積層して垂直方向に集積する。そこで2021年以降の半導体の進歩はどうなるか考えてみたい。

 

1.微細化から多層化へ

半導体は、微細化による平面方向への集積化から、垂直方向への積層化へとトレンドが移る。

 

2.揮発メモリから不揮発メモリへ DRAMからMRAMへ

その時に問題となるのが熱の問題、単純に回路を積層すると、個々の回路から発生する熱によって正常に稼働できなくなる。よって、重要なのは、回路に使う素材の抵抗を下げたり、メモリは、常に通電していないとデータが保持できない揮発型から、通電してなくてもデータが保持できる不揮発型へ移行し、動作状況に応じて電源管理する事になるだろう。

 

3.ビッグコアからマイクロコアへ

プロセッサは、多層化する過程で、並列化が重要になり、小さなコアを無数に並べる構造になる。それには、MRAMの進歩も重要になる。最近、研究発表された第三のスピンと呼ばれる現象に基づいたMRAMは、0.5nsで動作でき、2GHz駆動が出来ると言う。つまり、プロセッサ側に投機命令とか、そういう無駄な回路は必要ないくらい充分に高速なメモリが出来る。だから、そういう無駄なロジック回路を省きシンプルなコアを沢山並べて、並列に動作させるアーキテクチャがメインとなるだろう。その点、ARMは非常に有利であり、これをSoftBankが購入したのは、先見の明があったと思う。インテルが、ARMプロセッサをライセンスし、2017年から生産に入ると言うニュースもこの流れの一環と言える。時代はシンプルで小型のコアを並列に並べるのがトレンドなのだ。

 

まとめ

以上の三つの要素を総合して、どのようなプロセッサが出来るのか考えると、ARMの2GHzの64bitマイクロコアにHBM2(64bit×2GHz×64個=1TB/s)でメモリを接続し、集積度は7nmだと、今の倍だから32GB×2の64GBのHBM2メモリという事になる。並列動作に対応した新しい命令セットと、それを動作させるデータルーティング回路が搭載されているプロセッサ。メモリは、第三のスピンを活用した新型のMRAMで、動作していない時には電源を切る機構が搭載されており、熱の問題を回避する。そして、ストレージはハードディスクではなく、大容量のテラバイトクラスの相変化積層メモリに接続されていて、プロセッサとメモリは熱の問題を回避する為に、使われている部分だけ電源がオンになるノーマリーオフ機構が搭載されるだろう。AIの動作にも最適な機構となっており、従来のメモリボトルネックを解消しているので、非常に高速。遅延がないので、引っ掛かりがないリアルタイム動作が出来る。そして、そういうプロセッサ技術で生じる賢いAIが様々な仕事をこなすので、人々がする仕事の量は減る。ムーアの法則は限界を迎えても、それは微細化の限界と言う事であって、それ以上性能が向上しないと言う事ではない。ただ、積層化には、その分だけセルを大量に生産する事になるので、量産能力のあるメーカーほど有利になる。その意味で、インテルが面子を捨てて、ARMをライセンスしたのは、英断だったと思う。

 

現在の4コアに比べて64コアで16倍、レイテンシがない事で処理スピードが2倍以上になるとして考えると、32倍以上の性能が出るのではないかと思う。ダイサイズは、従来と変わらない。プロセスルールが7nmで倍のトランジスタを入れられる上にプロセッサダイの半分を占めていると言われるキャッシュメモリも必要ないので、コアは単純に4倍搭載できる計算になるが、シンプルなコアなので、従来の1/4程度のCPUコアサイズであれば、従来と同じダイサイズに64コア搭載可能になる。